최근 삼성과 미국 인텔, 대만 TSMC 등 파운드리 업체 간 메모리 반도체 초미세공정 경쟁이 치열하게 전개되고 있다. 초미세공정 기술은 나노미터(㎚) 수준까지 진화했다. 3나노, 2나노에 이어 조만간 1나노 시대가 열릴 전망이다. 최근에는 0.1나노를 뜻하는 옹스트롬(Angstrom) 단위까지 거론되고 있다.
TSMC는 2026년 하반기 1.6나노 공정 양산을 시작한다고 선언했다. 인텔이 올해 말 1.8나노급 공정 양산에 들어간다고 밝히자 맞불을 놓은 것이다. 삼성전자는 올해 하반기 3나노 2세대 양산에 돌입하며 내년 2나노, 2027년 1.4나노 양산 로드맵을 발표한 상황이다.
이처럼 소수점 단위 경쟁이 치열해지는 이유는 더 얇고, 작고, 가벼운 칩에 대한 수요가 높아지고 있기 때문이다. 초미세공정은 나노 단위로 선폭(칩 회로의 폭)을 줄이는 작업이다. 선폭을 줄일수록 웨이퍼 1장당 더 많은 반도체 칩을 만들 수 있어 원가 경쟁력이 높아진다.
웨이퍼는 반도체를 만들 때 필요한 디스크 모양의 원형 기판이다. 선폭을 10나노 줄이면 웨이퍼 1장당 칩 생산량을 약 60% 늘릴 수 있다. 또한 회로가 조밀해지면 동일한 반도체 칩 면적에 더 많은 기억 소자를 배치할 수 있어 데이터 처리 용량은 늘어나고 전송 속도는 빨라진다. 얇고 작아지는 모바일, 노트북 등 IT 기기 제조 수요에도 대응할 수 있다.
반도체 초미세공정 경쟁에서 앞서려면 극자외선(EUV) 기술력이 필수다. 반도체 웨이퍼에 회로를 그리려면 빛을 이용해야 하는데 이를 노광 공정이라고 한다. 이때 EUV를 적용하면 더욱 세밀하게 회로 패턴을 그릴 수 있다. EUV의 파장은 13.5㎚로 기존 노광 공정(193㎚)의 14분의 1 미만에 불과하다.
현존하는 최고의 반도체 소자 기술인 게이트올어라운드(GAA)도 핵심 기술 중 하나다. 삼성전자가 2022년 6월 세계 최초로 3나노 공정에 GAA를 적용했다. GAA는 반도체 내에서 전류의 흐름을 조절해서 증폭하거나 켜고 끄는 역할을 하는 ‘트랜지스터’의 차세대 기술이다. 현재 반도체 공정에 사용되고 있는 ‘핀펫’ 구조에서 한 차원 진화했다. GAA 구조의 트랜지스터는 전류가 흐르는 채널의 4면을 게이트가 모두 감싸는 형태다. 3면만 감싸는 핀펫 공정보다 전류 흐름을 더욱 세밀하게 제어할 수 있다.
다만 초미세공정에서는 오류 발생에 주의해야 한다. 오류 발생률이 높아지면 결함이 없는 합격품의 비율인 ‘수율’이 낮아진다. 연구개발(R&D)에 천문학적인 비용이 지속 투입되는 점도 고민거리다.
이화연 기자 hylee@segye.com
